1.引(yǐn)言

在許(xu)多現代(dai)化的工(gōng)業生産(chǎn)如冶金(jīn)、電力等(děng)，實現對(duì)溫度的(de)精度控(kong)制至關(guān)重要的(de)，不僅直(zhi)接影響(xiǎng)着産品(pǐn)的質量(liang)，而且還(hái)關系到(dao)🐉生産安(an)全、能源(yuán)節約等(děng)一系列(liè)重🏃‍♂️大經(jing)濟指标(biao)。

PID控制由(yóu)于其魯(lǔ)棒性好(hǎo)，可靠性(xìng)高，在常(chang)規的溫(wen)度控制(zhì)中應❗用(yòng)非常廣(guang)泛。目前(qian)工程的(de)實際應(ying)用中，大(da)多數模(mó)糊PID控✌️制(zhi)器都利(lì)用單片(pian)機軟件(jian)編程來(lái)實現，然(rán)而單片(pian)機的指(zhǐ)令是按(àn)順序執(zhí)行的，實(shi)時性不(bu)強，加上(shàng)軟件實(shí)現容易(yì)受外界(jie)的幹擾(rao)，抗幹擾(rao)性能力(lì)差，對于(yú)實時性(xìng)要求很(hen)高和外(wài)界幹擾(rǎo)比較嚴(yán)重的系(xi)✏️統不太(tai)适宜🈲。本(ben)文選取(qu)FPGA(現場可(kě)編程門(mén)陣列)作(zuò)爲系統(tǒng)的主控(kong)制芯片(piàn)，FPGA所有的(de)信号都(dōu)是時鍾(zhong)驅動的(de)，對于程(cheng)序的執(zhí)行具有(yǒu)并行運(yun)算的能(néng)力，顯🐇著(zhe)的提高(gāo)🌈了系統(tong)控㊙️制的(de)實時性(xìng)，在FPGA内部(bù)硬件實(shi)現還可(ke)以防🧡止(zhi)像單片(pian)機程序(xu)一樣，在(zài)惡劣的(de)環境條(tiáo)件下發(fā)生🍓程序(xù)跑飛的(de)問題。尤(you)其是現(xian)在FPGA器件(jian)有越來(lái)越多的(de)參考設(she)計方案(an)以及IP(知(zhi)識産權(quán))核心庫(ku)方面的(de)支持🐅。利(li)用FPGA設計(jì)🌈的PID控制(zhi)器一方(fang)面可以(yǐ)将實現(xiàn)PID算法的(de)模⭐塊單(dan)獨作爲(wèi)控制模(mo)塊來使(shǐ)用，直接(jie)去實現(xian)對控制(zhi)對象的(de)調節，另(lìng)一方面(miàn)，基于FPGA的(de)PID控制算(suan)法也可(ke)以将其(qi)作爲系(xi)統内的(de)IP核，以便(biàn)在多路(lù)或複雜(zá)🧑🏽‍🤝‍🧑🏻的系統(tong)上直接(jiē)調用，加(jiā)快研發(fā)設計速(su)度。

2.PID算法(fa)分析

2.1 離(lí)散PID算法(fa)

PID控制系(xi)統是一(yī)個簡單(dān)的閉環(huan)系統，如(rú)圖1所示(shì)，PID系統框(kuàng)圖中🏃，整(zheng)個系統(tǒng)主要包(bāo)括比較(jiào)器、PID控制(zhi)器和控(kong)制對象(xiàng)，其中PID包(bao)括三個(gè)環節，即(jí)比例、積(jī)分和微(wei)分。

圖1 PID系統(tong)框圖

圖(tú)1中的r(t)作(zuo)爲系統(tong)的給定(dìng)值，y(t)作爲(wèi)系統的(de)輸出值(zhí)，e(t)是給定(ding)值⭕與輸(shu)出值的(de)偏差，所(suǒ)以系統(tǒng)的偏差(chà)可以求(qiu)🌈得：

e(t)=r(t)-y(t) (1)

u(t)作爲(wei)控制系(xì)統中的(de)中間便(bian)量，既是(shì)偏差e(t)通(tong)過PID控制(zhì)算法處(chu)🔅理後的(de)輸出量(liàng)，又是被(bèi)控對象(xiàng)的輸入(rù)量，因此(cǐ)模拟PID控(kong)制器的(de)控✏️制規(gui)律爲：

其(qí)中，K_P 爲模(mó)拟控制(zhì)器的比(bi)例增益(yi)，T_I 爲模拟(ni)控制器(qi)的積分(fen)時間常(chang)數，T_D 爲模(mó)拟控制(zhì)器的微(wēi)分時間(jian)常數。